Ripple & Noise 的典型量测方式

Datasheet 上标示的Ripple & Noise（mVp-p）通常依以下条件量测：

1. 20 MHz 带宽示波器
   防止示波器滤掉高频杂讯，使数据失真。
2. 接地弹簧量测法
   缩短接地导线避免引入额外Noise。
3. 附加0.1 µF + 47 µF 电容
   模拟真实负载端的滤波效果。
4. 全负载/ 半负载测试
   确保量测资料能反映实际运作情况。

※ ARCH 通常在Datasheet 内明确注明量测条件，确保客户在实际使用时结果一致。

影响Ripple & Noise 的主要设计因素

1. 拓朴Topology 与开关方式
   不同架构（Flyback / Forward / LLC）有不同的纹波特性。
2. 输出滤波电容（ESR / ESL）
   • ESR 越低→ 纹波越小
   • ESL 越高→ 尖峰杂讯越大
3. PCB Layout（布线与接地）
   高速电流环路越小，Noise 越低。
4. EMI 滤波设计
   包含Y 电容、共模电感、差模滤波器等。
5. 负载条件
   不同负载会改变电源的动态反应，进而影响Ripple & Noise。

如何降低Ripple & Noise？ （工程师实用改善指南）

1. 在输出端增加滤波电容（47–220 µF）
   改善低频Ripple。
2. 增加高频MLCC（0.1 µF / 1 µF）
   抑制MHz 等级尖峰杂讯。
3. 依需求加入π 型滤波（CLC）
   常用于音讯、RF、精密量测系统。
4. 优化接地布局
   • 模拟地与功率地分开
   • 单点接地（Star grounding）
   • 减少高速电流环路
5. 使用带隔离的电源模组
   降低杂讯耦合，提升整体系统稳定度。
6. 选择更低噪声的电源模组
   高品质电源具备更完整的EMI 与滤波设计，可提升整体系统抗干扰能力。

选型指南：不同应用建议的Ripple & Noise（mVp-p）

结语： ARCH 以更严格的标准，守护您的系统稳定性

Ripple & Noise 是影响系统可靠度的隐形关键，无论是在精密感测、智慧制造、AIoT、工控通讯或高速运算领域，过高的输出噪讯都可能造成讯号偏移、误触发、通讯干扰或系统寿命缩短。

因此，ARCH 在产品设计上制定了比一般终端设备更严格的Ripple & Noise 标准—— 目标约为输出电压的1% 以内，并将此要求完整导入研发与生产流程：

• 设计阶段：以低噪讯作为核心目标进行layout、接地与滤波设计
• 验证阶段：依20 MHz、0.1µF + 47µF 标准测试条件进行量测
• 量产控管：出货前依标准化程序进行Ripple & Noise 品质检测

透过这套严谨流程，ARCH 提供的每款电源模组都能维持低纹波、低杂讯与高稳定度，大幅提升系统整体性能、减少异常与干扰，并降低后续维修与客诉成本。

若您正在寻找更稳定、更可靠、能长期运作的电源解决方案，欢迎造访ARCH 产品页，了解我们如何协助您的系统达到最佳表现。

探索更多翊嘉AC-DC 电源解决方案：点我前往官网产品页
联络我们